87.01

分野:
スピントロニクス
タイトル:
IBMとITRIがレーストラックメモリの動作を実証
出典:
“Racetrack Memory: a high-performance, low-cost, non-volatile memory based on magnetic domain walls”
Luc Thomas, See-Hun Yang, Kwang-Su Ryu, Brian Hughes, Charles Rettner, Ding-Shuo Wang, Ching-Hsiang Tsai, Kuei-Hung Shen, and Stuart S.P. Parkin
2011 International Electron Device Meeting, paper no. 24-2
“Racetrack Memory Cell Array with Integrated Magnetic Tunnel Junction Readout”
A. J. Annunziata, M. C. Gaidis, L. Thomas, C. W. Chien, C. C. Hung, P. Chevalier, E. J. O’Sullivan, J. P. Hummel, E. A. Joseph, Y. Zhu, T. Topuria, E. Delenia, P. M. Rice, S. S. P. Parkin, W. J. Gallagher 2011 International Electron Device Meeting, paper no. 24-3
 
 
概要:
 IBM(米国)とITRI(台湾)のグループが90nm世代CMOSを用いてレーストラックメモリを作製し、データの書き込み、アクセス、読み出しなどの基本動作を実証した。
 
 
本文:
 IBM(米国)とITRI(台湾)のグループは90nm世代CMOSを用いて256個の磁性細線からなるレーストラックメモリのアレイを作製し、データの書き込み、アクセス、読み出しなどの基本動作を実証した。12月5~7日に米国ワシントンDCで開催されたIEDMにおいて発表された。レーストラックメモリは電流誘起磁壁移動を用いたストレージクラスのメモリ技術であり、DRAM並みの速度とHDDやNANDフラッシュメモリ並みの容量を両立することが可能とされている。講演番号24-2では、レーストラックメモリの要素技術に関する測定結果が示された。まず線幅240nm、膜厚20nmのNiFe細線において5つの磁壁を電流により同時に移動できることを確認し、さらに線幅160nmのCo/Ni細線においても同様の動作を確認した。なお、Co/Ni細線での磁壁間距離は750nm以下であり、これはNiFeの場合よりも6倍小さいとしている。講演番号24-3では、水平配置型のNiFe細線からなるレーストラックを90nmCMOS上に形成し、評価した結果が示された。1つのアレイあたりの細線数は256個である。また細線の両端部には書き込み(磁壁導入)用の配線と読み出し用の磁気トンネル接合(MTJ)が備えられている。200mmウェハ内での抵抗やMR特性の歩留りや、磁場アシスト下での電流による磁壁のシフトや読み出しについて、良好な測定結果が得られたことが示された。今回、レーストラックメモリの本家であるIBMからCMOS回路上での動作実証に関する報告がなされたことから、今後この分野の研究が一層活性化することが期待される。

(東北大 深見俊輔)